El nuevo AVX10 de Intel trae capacidades AVX-512 a E-Core

Intel lanzó hoy su nuevo APX (Advanced Performance Extensions) y incluso presentó el nuevo AVX10 [PDF] que brindará soporte unificado para las capacidades AVX-512 tanto para P-Core como para E-Core por primera vez. Esta progreso del conjunto de instrucciones AVX ayudará a Intel a evitar los graves problemas que se encuentran con su nueva obra híbrida x86 que se encuentra en los procesadores Alder y Raptor Lake.

Sin secuestro, el nuevo AVX10 ISA no será compatible con los procesadores Intel de la coexistentes flagrante; se paciencia que llegue en futuros chips. Intel dice que el AVX10 será su vector ISA electo en el futuro para procesadores de consumo y servidores.

Índice
  1. Intel AVX10 (Extensiones de instrucciones avanzadas 10)
  2. Intel APX (extensiones de rendimiento liberal)

Intel AVX10 (Extensiones de instrucciones avanzadas 10)

En su nivel más primordial, AVX10 permitirá que los chips Intel que tienen tanto corazones como corazones p siempre se hagan cargo de AVX-512, aunque las instrucciones de 512 bits solo pueden funcionar en corazones P. Mientras tanto, las instrucciones convergentes AVX10 256 de 256 bits se pueden ejecutar en núcleos p o núcleos electrónicos, lo que permite la pulga completa a 12.

Como tal, Intel no tendrá que deshabilitar la compatibilidad con vectores de 512 bits como lo hizo cuando desactivó AVX-512 para Alder Lake y Raptor Lake.

AVX10

(Crédito de la imagen: Intel)

Profundizando más, el AVX10 (Advanced Instruction Extensions 10) ISA es un superconjunto del AVX-512 y viene con todas las características del AVX-512 ISA para procesadores con tamaños de registro vectorial de 256 bits y 512 bits.

El AVX10 ISA convergente incluirá "instrucciones vectoriales AVX-512 con un indicador de función AVX512VL, una distancia máxima de registro vectorial de 256 bits, así como ocho registros de máscara de 32 bits y nuevas versiones de instrucciones de 256 bits compatibles con el redondeo integrado", y esta interpretación funcionará tanto en p-cores como en e-cores.

Sin secuestro, los núcleos electrónicos se limitarán a la distancia de vector máxima de 256 bits del AVX10 convergente, mientras que los núcleos P pueden usar vectores de 512 bits. Esto es similar al soporte de Arm para anchos de vector variables con SVE.

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir