Se espera que Intel y TSMC revelen sus avances en transistores de efecto de campo complementarios (CFET) apilados verticalmente en la próxima Reunión Internacional de Dispositivos Electrónicos (IEDM), informa eeNewsEurope. Los CFET están preparados para suceder a los transistores de puerta global (GAA) (que aún no han conquistado el mercado), probablemente en la próxima década.
El concepto de CFET, que implica la superposición de transistores de tipo n y p, fue introducido inicialmente por el instituto de investigación IMEC en 2018. Si bien la mayoría de los primeros estudios provinieron de círculos académicos, empresas comerciales como Intel y TSMC ahora se han aventurado en este campo. campo y están explorando activamente este tipo de transistor de nueva generación.
Intel
Los investigadores de Intel construyeron un CFET 3D monolítico, que integra tres nanocintas n-FET superpuestas a tres nanocintas p-FET, manteniendo un espacio vertical de 30 nm. La presentación de Intel titulada "Demostración de un inversor CMOS apilado con paso de puerta de 60 nm con alimentación a través de contactos directos en la parte posterior del dispositivo" describirá los circuitos de prueba de inversores funcionales que utilizan la puerta CFET de 60 nm de paso único. Este diseño también presenta epitaxia de fuente-drenaje dual en capas verticales y pilas de puertas metálicas gemelas, así como la integración de la fuente de alimentación trasera PowerVia de la compañía.
TSMC
Para no quedarse atrás, TSMC discutirá su práctico método CFET, adaptado a la tecnología lógica y con un paso de puerta de 48 nm. El diseño de la fundición enfatiza los transistores tipo N en capas colocados sobre sus homólogos de tipo P, proporcionando una notable relación de corriente de encendido/apagado que abarca seis órdenes de magnitud.
Los transistores de TSMC han demostrado su durabilidad y más del 90% pasaron las pruebas, según la compañía. Aunque la compañía admite que quedan más características por asimilar para aprovechar al máximo las capacidades de la tecnología CFET, el trabajo en curso representa un paso crucial hacia este objetivo.
Transistor de próxima generación
Los CFET introducen un cambio notable en el diseño de los transistores, ya que su apilamiento vertical permite que dos transistores quepan en el espacio de uno, aumentando así la densidad de los transistores en un chip. Este diseño no sólo allana el camino para una mejor eficiencia del espacio, sino que también promueve un diseño de circuito lógico CMOS más optimizado, facilitando así una mejor eficiencia del diseño.
Además, la estructura inherente de los CFET puede conducir a una reducción de los efectos parásitos, proporcionando así mejoras potenciales en el rendimiento y la eficiencia energética. Sus capacidades de diseño adaptable, como la capacidad de equilibrar las variaciones de canal NMOS y PMOS, combinadas con innovaciones como la entrega de energía trasera, agilizan aún más el proceso de fabricación, lo que convierte a los CFET en un desarrollo prometedor en el campo de la tecnología de transistores.
Los esfuerzos de Intel y TSMC resaltan la importancia de la tecnología CFET para el futuro de la industria de los semiconductores.
Deja una respuesta