La diapositiva filtrada de TSMC muestra que los rendimientos de N3E progresan antes de lo previsto

Un entusiasta de la tecnología compartió lo que parece ser una diapositiva interna de TSMC que describe el progreso del desarrollo del proceso N3E. HS Kuo (se abre en una nueva pestaña) en Twitter. Recientemente, nos enteramos por los medios comerciales taiwaneses de que el N3 entrará en producción en masa en septiembre, pero no hemos tenido mucha información sobre el progreso del N3E desde marzo.

Para recapitular rápidamente, TSMC N3E es una versión "mejorada" del proceso N3, que originalmente estaba destinado (se abre en una nueva pestaña) (PDF) para producción en serie un año después de N3. Sin embargo, la nueva diapositiva sin fecha (por favor agregue una pizca de sal) del Sr. Kuo indica que el desarrollo de N3E está progresando bien e incluso está "adelantado al plan".

El gráfico sugiere que los rendimientos de N3E SRAM se ubican muy por encima de N3, comenzando unos seis meses antes de la producción de riesgo. Actualmente, se afirma que la eficiencia promedio de 256 MB de SRAM es de alrededor del 80%. También es impresionante que los chips de prueba móviles y HPC rindan alrededor del 80 %. Finalmente, el rendimiento probado del oscilador en anillo supera el 92%.

No nos sorprenden los informes anteriores sobre N3E de que está progresando tan bien. TSMC diseñó el N3E con una ventana de proceso mejorada, con una densidad de transistores ligeramente más baja, lo que naturalmente se traduce en mejores rendimientos. Otros beneficios promocionados del N3E son mejores velocidades de reloj y menor consumo de energía.