Modernización de TMSC 3nm: N3P y N3X en camino con ganancias de densidad y rendimiento

TSMC presentó importantes actualizaciones de la hoja de ruta para su comunidad de tecnologías de proceso N3 (clase de 3 nanómetros) en su Simposio de Tecnología de América del Septentrión 2023 esta semana. Como el final nodo de suspensión rendimiento de TSMC basado en transistores FinFET, N3 durará muchos primaveras e incluirá múltiples versiones, incluido N3P, un aturdimiento óptico de N3E que progreso el rendimiento y N3X centrado en el rendimiento para aplicaciones HPC que toleran altos voltajes. y poder. .

La producción en masa de TSMC en su tecnología de proceso N3 (además conocida como N3B) ya está en marcha, pero este nodo utiliza impresión ultravioleta extrema en hasta 25 capas e incluso puede usar patrones EUV duales, lo que lo convierte en un nudo particularmente costoso de usar. Como resultado, TSMC calma que la mayoría de sus clientes usen N3E, que puede usar EUV en hasta 19 capas, no usa EUV de doble patrón, tiene una ventana de proceso más amplia y mejores rendimientos. El N3E, que se utilizará para la fabricación de gran bombeo en la segunda fracción de 2023, además será la colchoneta de la nueva progreso de 3nm de TSMC.

TSMC

(Crédito de la imagen: TSMC)

El primer paso en esta progreso será N3P. Esta tecnología será en gran medida una reducción óptica de N3E que contará con mejoras adicionales que permitirán un aumento del rendimiento del 5 % con la misma fuga, una reducción de potencia del 5 % al 10 % con los mismos relojes y una anciano densidad de transistores del 4 % para un 'chip heterogéneo que consiste en un 50% de dialéctica, un 30% de SRAM y un 20% de circuitos analógicos.

Como una reducción óptica de N3E, N3P conserva sus reglas de diseño, lo que permite a los diseñadores de chips reutilizar la IP de N3E en el nuevo nodo. Esto es congruo importante porque las empresas de diseño de IP como Ansys, Cadence y Synopsys ya tienen mucha IP destinada a los chips N3E. Mientras tanto, la fruncimiento óptica implica mejoras de densidad para todo tipo de transistores y circuitos, incluido SRAM, un tipo de circuito que ha tenido problemas para encogerse en los últimos primaveras (poco particularmente malo para los diseños modernos con uso intensivo de SRAM). N3P estará agudo para la producción en masa en 2024.

TSMC

(Crédito de la imagen: TSMC)

Posteriormente de N3P, TSMC planea expandir aún más su comunidad N3 y diversificarla en aplicaciones informáticas de suspensión rendimiento como CPU y GPU con N3X. Este proceso de fabricación debería proporcionar frecuencias al menos un 5 % más altas en comparación con N3P y además permitir voltajes considerablemente más altos, lo que aumentará aún más los relojes a costa de una anciano fuga genérico.

Desliza para desplazarte horizontalmente
Orientación 0 - Celda 0 N3X frente a N3P N3P frente a N3E N3E frente a N5 N3 frente a N5
Velocidad mejorada con la misma potencia +5 % Fmáx a 1,2 V +5% +18% +10% ~ 15%
Reducción de potencia a la misma velocidad ? -5% ~ -10% -32% -25% ~ -30%
Densidad dialéctica incluso 1.04x 1.7x 1,6x
puesta en marcha HVM 2025 S2 2024 T2/T3 2023 2S 2022

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir