TSMC describe la hoja de ruta de 3nm: cinco nodos FinFlex

A medida que se extiende el ciclo de orientación, investigación y desarrollo de nuevas tecnologías de fabricación, las fundiciones deben introducir versiones renovadas de sus nodos en un esfuerzo por satisfacer las demandas de los clientes. TSMC presentó oficialmente el jueves su familia de procesos de fabricación N3 (clase 3nm) que se utilizará para construir chips de última generación en los próximos tres años. Una de las características clave de N3 es la tecnología FinFlex, que brinda a los diseñadores de chips formas adicionales de optimizar el rendimiento, la potencia y el tamaño del chip.

Índice
  1. Cinco nodos de 3nm
  2. Máxima flexibilidad

Cinco nodos de 3nm

La familia de tecnología de procesos N3 de TSMC constará de cinco nodos en total, todos los cuales admitirán FinFlex. La gama incluye el N3 original, que se espera que ingrese a la fabricación de alto volumen (HVM) a finales de este año, y se espera que los primeros chips se envíen en 2023; N3E con mejoras de rendimiento por vatio y ventana de proceso; N3P con mejoras de rendimiento adicionales; N3S con mayor densidad de transistores y N3X con mayor soporte de voltaje, fuente de alimentación mejorada; y mayor potencial de frecuencia de reloj para aplicaciones de ultra alto rendimiento.

(Crédito de la imagen: TSMC)

Tal como lo anunció TSMC, comenzará a fabricar chips en su nodo N3 original a finales de este año. Esta tecnología de proceso está diseñada en gran medida para los primeros usuarios de las industrias informáticas móviles y de alto rendimiento (léase ASIC, CPU, GPU, etc.) que desarrollan chips costosos (o chips de dispositivos costosos), se benefician de todo tipo de rendimiento, potencia y mejoras de área (PPA) y están dispuestos a pagar por ellas.

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Subir